Ingegneria Informatica (Academic Year 2006-2007)

Computer Architecture

CFU: 5

Content language:

Course description

Prerequisites

Objectives

Program

Book

Exercises

Professor

Paolo Prinetto

List of lessons

• Lesson n. 1: I calcolatori elettronici: un poco di storia		Gianni Conte
• Lesson n. 2: Modelli e tecniche di descrizione		Gianni Conte
• Lesson n. 3: Il livello RTL: Struttura		Gianni Conte
• Lesson n. 4: Il livello RTL: Comportamento		Gianni Conte
• Lesson n. 5: Percorsi di dati e unita' di controllo		Gianni Conte
• Lesson n. 6: Unità di controllo microprogrammata		Gianni Conte
• Lesson n. 7: Moltiplicatore binario e architettura di base della CPU		Gianni Conte
• Lesson n. 8: Architettura RTL di una semplice CPU		Gianni Conte
• Lesson n. 9: Introduzione al linguaggio macchina		Gianni Conte
• Lesson n. 10: Modi di indirizzamento		Gianni Conte
• Lesson n. 11: Tecnologia delle memorie		Gianni Conte
• Lesson n. 12: Gerarchie di memoria e principio di località		Gianni Conte
• Lesson n. 13: Memoria Cache		Gianni Conte
• Lesson n. 14: Architettura X86		Giacomo Bucci
• Lesson n. 15: Architettura X86: accesso alla memoria		Giacomo Bucci
• Lesson n. 16: Architettura X86: repertorio istruzioni		Giacomo Bucci
• Lesson n. 17: Assembler X86: sintassi		Giacomo Bucci
• Lesson n. 18: Assembler X86: programmi		Giacomo Bucci
• Lesson n. 19: Sottosistema di ingresso/uscita: interfacce		Giacomo Bucci
• Lesson n. 20: Sottosistema di ingresso/uscita: interruzioni		Giacomo Bucci
• Lesson n. 21: Sottosistema di ingresso/uscita: interruzioni multiple		Giacomo Bucci
• Lesson n. 22: BUS di sistema		Giacomo Bucci
• Lesson n. 23: Processi RISC e superscalari : motivazioni		Giacomo Bucci
• Lesson n. 24: Processi RISC e superscalari : le pipeline		Giacomo Bucci
• Lesson n. 25: Processi RISC e superscalari : architetture superscalari		Giacomo Bucci
• Lesson n. 26: Processi RISC e superscalari : esecuzioni fuori ordine		Giacomo Bucci

Please login

Please login

Menu secondario

Ingegneria Informatica (Academic Year 2006-2007)

Computer Architecture