Contacts
Community
Rechercher
IT | EN | FR | عربي | GR
Uninettuno University Logo

Corso Vittorio Emanuele II, 39 - Roma 0669207671

Contacts
Community

MOOC Massive Open Online Courses (Academic Year 2018/2019)

Calcolatori elettronici I



Exercices

Filtrer par année académique
Filter by type of exercise:
Leçon n.1: I calcolatori elettronici: un poco di storia

Leçon n.2: Modelli e tecniche di descrizione

Leçon n.3: Il livello RTL: Struttura

Leçon n.4: Il livello RTL: Comportamento

Leçon n.5: Percorsi di dati e unita' di controllo

Leçon n.6: Unità di controllo microprogrammata

Leçon n.7: Moltiplicatore binario e architettura di base della CPU

Leçon n.8: Architettura RTL di una semplice CPU

Leçon n.9: Introduzione al linguaggio macchina

-
Domande di teoria  (A.Y. 2009/2010)
Leçon n.10: Modi di indirizzamento

Leçon n.11: Tecnologia delle memorie

Leçon n.12: Gerarchie di memoria e principio di località

Leçon n.13: Memoria Cache

-
Domande di teoria  (A.Y. 2009/2010)
Leçon n.14: Architettura X86

Leçon n.15: Architettura X86: accesso alla memoria

Leçon n.16: Architettura X86: repertorio istruzioni

Leçon n.17: Assembler X86: sintassi

-
Emulatore 8086  (A.Y. 2008-2009)
-
Esercitazione 1  (A.Y. 2008-2009)
-
Esercitazione 2  (A.Y. 2008-2009)
-
Esercitazione 3  (A.Y. 2008-2009)
Leçon n.18: Assembler X86: programmi

-
Domande di teoria  (A.Y. 2009/2010)
-
Esercitazione 4  (A.Y. 2008-2009)
-
Esercitazione 5  (A.Y. 2008-2009)
-
Esercitazione 6  (A.Y. 2008-2009)
-
Soluzioni degli esercizi del corso  (A.Y. 2008-2009)
Leçon n.19: Sottosistema di ingresso/uscita: interfacce

Leçon n.20: Sottosistema di ingresso/uscita: interruzioni

Leçon n.21: Sottosistema di ingresso/uscita: interruzioni multiple

Leçon n.22: BUS di sistema

Leçon n.23: Processi RISC e superscalari : motivazioni

Leçon n.24: Processi RISC e superscalari : le pipeline

Leçon n.25: Processi RISC e superscalari : architetture superscalari

Leçon n.26: Processi RISC e superscalari : esecuzioni fuori ordine