Contatti
Community
Cerca
IT | EN | FR | عربي | GR
Uninettuno University Logo

Corso Vittorio Emanuele II, 39 - Roma 0669207671

Contatti
Community

MOOC Massive Open Online Courses (Anno Accademico 2019/2020)

Calcolatori elettronici I



Esercizi

Filtra per anno accademico:
Filtra per tipo di esercizio:
Lezione n.1: I calcolatori elettronici: un poco di storia

Lezione n.2: Modelli e tecniche di descrizione

Lezione n.3: Il livello RTL: Struttura

Lezione n.4: Il livello RTL: Comportamento

Lezione n.5: Percorsi di dati e unita' di controllo

Lezione n.6: Unità di controllo microprogrammata

Lezione n.7: Moltiplicatore binario e architettura di base della CPU

Lezione n.8: Architettura RTL di una semplice CPU

Lezione n.9: Introduzione al linguaggio macchina

n. 9.1 -
Domande di teoria  (A.A. 2009/2010)
Lezione n.10: Modi di indirizzamento

Lezione n.11: Tecnologia delle memorie

Lezione n.12: Gerarchie di memoria e principio di località

Lezione n.13: Memoria Cache

n. 13.1 -
Domande di teoria  (A.A. 2009/2010)
Lezione n.14: Architettura X86

Lezione n.15: Architettura X86: accesso alla memoria

Lezione n.16: Architettura X86: repertorio istruzioni

Lezione n.17: Assembler X86: sintassi

n. 17.1 -
Emulatore 8086  (A.A. 2008-2009)
n. 17.2 -
Esercitazione 1  (A.A. 2008-2009)
n. 17.3 -
Esercitazione 2  (A.A. 2008-2009)
n. 17.4 -
Esercitazione 3  (A.A. 2008-2009)
Lezione n.18: Assembler X86: programmi

n. 18.1 -
Domande di teoria  (A.A. 2009/2010)
n. 18.2 -
Esercitazione 4  (A.A. 2008-2009)
n. 18.3 -
Esercitazione 5  (A.A. 2008-2009)
n. 18.4 -
Esercitazione 6  (A.A. 2008-2009)
n. 18.5 -
Soluzioni degli esercizi del corso  (A.A. 2008-2009)
Lezione n.19: Sottosistema di ingresso/uscita: interfacce

Lezione n.20: Sottosistema di ingresso/uscita: interruzioni

Lezione n.21: Sottosistema di ingresso/uscita: interruzioni multiple

Lezione n.22: BUS di sistema

Lezione n.23: Processi RISC e superscalari : motivazioni

Lezione n.24: Processi RISC e superscalari : le pipeline

Lezione n.25: Processi RISC e superscalari : architetture superscalari

Lezione n.26: Processi RISC e superscalari : esecuzioni fuori ordine