Contacts
Community
Search
IT | EN | FR | عربي | GR
Uninettuno University Logo

Corso Vittorio Emanuele II, 39 - Roma 0669207671

Contacts
Community

Computer Engineering (Academic Year 2018/2019) - Programming and security

Architetture dei sistemi di elaborazione



Video professors: Romeo Beccherelli - Istituto per la Microelettronica e Microsistemi (CNR-IMM) Università Telematica Internazionale Uninettuno (Roma - Italia)

Videolesson

Lesson n. 1: Approccio quantitativo al Progetto e all’Analisi
   Tendenze nell'industria dei calcolatori
   l'era post-PC 		Go to this lesson Romeo Beccherelli
Lesson n. 2: Approccio quantitativo al Progetto e all’Analisi - Parte II
   Considerazioni su consumi di potenza ed energia
   Architetture dei calcolatori e requisiti funzionali 		Go to this lesson Romeo Beccherelli
Lesson n. 3: Approccio quantitativo al Progetto e all’Analisi - Parte III
   Classi di calcolatori
   Parallelismo
   Misurazione delle prestazioni dei calcolatori 		Go to this lesson Romeo Beccherelli
Lesson n. 4: Memorie ad accesso casuale (RAM) Parte I
   Organizzazione delle memorie a semiconduttore ad accesso casuale
   RAM statiche (SRAM)
   RAM dinamiche (DRAM)
   DRAM sincrone (SDRAMs) 		Go to this lesson Romeo Beccherelli
Lesson n. 5: Memorie ad accesso casuale (RAM) Parte II
   Double data rate SDRAMs (DDR)
   Double Data Rate type 5 synchronous Graphics RAM (GDDR5)
   Hybrid Memory Cube 		Go to this lesson Romeo Beccherelli
Lesson n. 6: Gerarchia del Sistema di Memoria - Parte I
   Gerarchia di memoria
   Memoria cache
   Metrica della cache
   Memorie cache multilivello 		Go to this lesson Romeo Beccherelli
Lesson n. 7: Gerarchia del Sistema di Memoria - Parte II
   Posizionamento dei blocchi
   Identificazione dei blocchi
   Sostituzione dei blocchi 		Go to this lesson Romeo Beccherelli
Lesson n. 8: Gerarchia del Sistema di Memoria - Parte III
   Strategia in scrittura
   Cause dei miss
   Ottimizzazione della cache 		Go to this lesson Romeo Beccherelli
Lesson n. 9: Gerarchia del Sistema di Memoria - Parte IV
   Ottimizzazione della cache
   Memoria Virtuale 		Go to this lesson Romeo Beccherelli
Lesson n. 10: Gerarchia del Sistema di Memoria - Parte V
   Memoria Virtuale
   Dipendibilità dei sistemi di memoria 		Go to this lesson Romeo Beccherelli
Lesson n. 11: Rilevazione e correzione d’errore - Parte I
   Codici di rilevazione e correzione d’errore
   Codice di parità
   Codice di Hamming 		Go to this lesson Romeo Beccherelli
Lesson n. 12: Rilevazione e correzione d’errore - Parte II
   Il codice di Hamming SEC
   Il codice di Hamming SEC/DED
   Memorie RAM con correzione di errore 		Go to this lesson Romeo Beccherelli
Lesson n. 13: Memoria secondaria - Parte I
   Direct-attached storage
   Dischi magnetici
   Unità a stato solido 		Go to this lesson Romeo Beccherelli
Lesson n. 14: Memoria secondaria - Parte II
   Unità a stato solido
   Insiemi di dischi 		Go to this lesson Romeo Beccherelli
Lesson n. 15: Memoria secondaria - Parte III
   Redundant Array of Independent Disks (RAID)
   Livelli RAID annidati 		Go to this lesson Romeo Beccherelli
Lesson n. 16: Memoria secondaria - Parte IV
   Storage Area Networks
   Fibre Channel
   Fibre Channel over Ethernet
   iSCSI 		Go to this lesson Romeo Beccherelli
Lesson n. 17: Memoria di terzo livello
   Backup e archiviazione
   Deduplicazione dei dati
   Nastri magnetici
   Dischi ottici 		Go to this lesson Romeo Beccherelli
Lesson n. 18: Parallelismo a Livello Istruzioni - Parte I
   Pipeline a 5 stadi
   Loop unrolling 		Go to this lesson Romeo Beccherelli
Lesson n. 19: Parallelismo a Livello Istruzioni - Parte II
   Predizione delle diramazioni
   Eccezioni ed interruzioni 		Go to this lesson Romeo Beccherelli
Lesson n. 20: Parallelismo a Livello Istruzioni - Parte III
   Gestione delle eccezioni
   Conflitti nel pipeline
   Dipendenze 		Go to this lesson Romeo Beccherelli
Lesson n. 21: Parallelismo a Livello Istruzioni - Parte IV
   Dipendenze
   Incrementare il parallelismo a livello istruzioni
   Funzionamento superscalare
   Pianificazione statica
   Pianificazione dinamica 		Go to this lesson Romeo Beccherelli
Lesson n. 22: Parallelismo a Livello Istruzioni - Parte V
   Esecuzione speculativa in hardware
   Tendenze nel parallelismo a livello istruzione
   Multithreading 		Go to this lesson Romeo Beccherelli
Lesson n. 23: Aritmetica di un sistema di elaborazione - Parte I
   Addizione e sottrazione fra interi
   Moltiplicazione e divisione fra interi
   Istruzioni logiche e manipolazione di bit 		Go to this lesson Romeo Beccherelli
Lesson n. 24: Aritmetica di un sistema di elaborazione - Parte II
   Numeri in virgola mobile
   Lo standard IEEE754-2OO8
   Altri formati in virgola mobile 		Go to this lesson Romeo Beccherelli
Lesson n. 25: Aritmetica di un sistema di elaborazione – Parte III
   Arrotondamento
   Operazioni aritmetiche su numeri a virgola mobile
   Moltiplicazione-Addizione fusa 		Go to this lesson Romeo Beccherelli
Lesson n. 26: Parallelismo a Livello Dati - Parte I
   Oltre il parallelismo a livello istruzioni
   Processori vettoriali 		Go to this lesson Romeo Beccherelli
Lesson n. 27: Parallelismo a Livello Dati - Parte II
   Processori vettoriali
   Estensioni SIMD per multimedia 		Go to this lesson Romeo Beccherelli
Lesson n. 28: Parallelismo a Livello Dati - Parte III
   Unità processamento grafico (Graphical Processing Units - GPU)
   GPU per HPC
   Struttura della memoria delle GPU 		Go to this lesson Romeo Beccherelli