Corso Vittorio Emanuele II, 39 - Roma 0669207671

Ingegneria informatica (Ακαδημαϊκό έτος 2018/2019) - Ingegneria Informatica (ad esaurimento)

Computer architecture and digital system design



Διαφάνειες

ν. μαθήματος 1: Digital Hardware Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 2: Binary Numbers 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 3: Binary Numbers 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 4: Boolean Algebra Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 5: Logic gates and boolean functions 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 6: Logic gates and boolean functions 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 7: Simplification of boolean functions and Karnaugh map Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 8: Gate level minimisation Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 9: Combinatorial Circuits 1/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 10: Combinatorial Circuits 2/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 11: Combinatorial Circuits 3/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 12: Synchronous sequential logic 1/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 13: Synchronous sequential logic 2/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 14: Synchronous sequential logic 3/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 15: Synchronous Sequential Logic: Registers and Counters Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 16: Memories Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 17: Programmable Logic Devices Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 18: Design at the register Transfer Logic Level RTL 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 19: Design at the register Transfer Logic Level RTL 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 20: Design at the register Transfer Logic Level RTL - Examples Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 21: Basic Structure of Computers 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 22: Basic Structure of Computers 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 23: Instruction Set Architecture 1/5 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 24: Instruction Set Architecture 2/5 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 25: Instruction Set Architecture 3/5 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 26: Instruction Set Architecture 4/5 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 27: Instruction Set Architecture 5/5 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 28: Basic Input/Output 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 29: Basic Input/Output 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 30: Software 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 31: Software 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 32: Basic Central Processing Unit 1/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 33: Basic Central Processing Unit 2/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 34: Basic Central Processing Unit 3/3 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 35: Pipelining 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 36: Pipelining 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 37: Input/Output Organisation 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 38: Input/Output Organisation 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 39: Memory System 1/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli
ν. μαθήματος 40: Memory System 2/2 Πηγαίνετε σε αυτή τη διαφάνεια Romeo Beccherelli