Επαφές

Community

Έρευνα

IT | EN | FR | عربي | GR

Corso Vittorio Emanuele II, 39 - Roma 0669207671

Επαφές

Community

IT | EN | FR | عربي | GR

Ingegneria informatica (Ακαδημαϊκό έτος 2019/2020) - Information and communication technologies engineering (riservato agli studenti della Helwan University, Cairo, Egitto)

Computer Architecture

Πιστώσεις: 6

Γλώσσα περιεχομένου:Αγγλικά

Περιγραφή μαθήματος

.

Προϋποθέσεις

.

Στόχοι

.

Πρόγραμμα

.

Βιβλίο

.

Εργασίες

.

Περιοχή Καθηγητή

Romeo Beccherelli

Λίστα μαγνητοσκοπημένων παραδόσεων

• Μάθημα αρ. 1: Digital Hardware		Romeo Beccherelli
• Μάθημα αρ. 2: Binary Numbers 1/2		Romeo Beccherelli
• Μάθημα αρ. 3: Binary Numbers 2/2		Romeo Beccherelli
• Μάθημα αρ. 4: Boolean Algebra		Romeo Beccherelli
• Μάθημα αρ. 5: Logic gates and boolean functions 1/2		Romeo Beccherelli
• Μάθημα αρ. 6: Logic gates and boolean functions 2/2		Romeo Beccherelli
• Μάθημα αρ. 7: Simplification of boolean functions and Karnaugh map		Romeo Beccherelli
• Μάθημα αρ. 8: Gate level minimisation		Romeo Beccherelli
• Μάθημα αρ. 9: Combinatorial Circuits 1/3		Romeo Beccherelli
• Μάθημα αρ. 10: Combinatorial Circuits 2/3		Romeo Beccherelli
• Μάθημα αρ. 11: Combinatorial Circuits 3/3		Romeo Beccherelli
• Μάθημα αρ. 12: Synchronous sequential logic 1/3		Romeo Beccherelli
• Μάθημα αρ. 13: Synchronous sequential logic 2/3		Romeo Beccherelli
• Μάθημα αρ. 14: Synchronous sequential logic 3/3		Romeo Beccherelli
• Μάθημα αρ. 15: Synchronous Sequential Logic: Registers and Counters		Romeo Beccherelli
• Μάθημα αρ. 16: Memories		Romeo Beccherelli
• Μάθημα αρ. 17: Programmable Logic Devices		Romeo Beccherelli
• Μάθημα αρ. 18: Design at the register Transfer Logic Level RTL 1/2		Romeo Beccherelli
• Μάθημα αρ. 19: Design at the register Transfer Logic Level RTL 2/2		Romeo Beccherelli
• Μάθημα αρ. 20: Design at the register Transfer Logic Level RTL - Examples		Romeo Beccherelli
• Μάθημα αρ. 21: Basic Structure of Computers 1/2		Romeo Beccherelli
• Μάθημα αρ. 22: Basic Structure of Computers 2/2		Romeo Beccherelli
• Μάθημα αρ. 23: Instruction Set Architecture 1/5		Romeo Beccherelli
• Μάθημα αρ. 24: Instruction Set Architecture 2/5		Romeo Beccherelli
• Μάθημα αρ. 25: Instruction Set Architecture 3/5		Romeo Beccherelli
• Μάθημα αρ. 26: Instruction Set Architecture 4/5		Romeo Beccherelli
• Μάθημα αρ. 27: Instruction Set Architecture 5/5		Romeo Beccherelli
• Μάθημα αρ. 28: Basic Input/Output 1/2		Romeo Beccherelli
• Μάθημα αρ. 29: Basic Input/Output 2/2		Romeo Beccherelli
• Μάθημα αρ. 30: Software 1/2		Romeo Beccherelli
• Μάθημα αρ. 31: Software 2/2		Romeo Beccherelli
• Μάθημα αρ. 32: Basic Central Processing Unit 1/3		Romeo Beccherelli
• Μάθημα αρ. 33: Basic Central Processing Unit 2/3		Romeo Beccherelli
• Μάθημα αρ. 34: Basic Central Processing Unit 3/3		Romeo Beccherelli
• Μάθημα αρ. 35: Pipelining 1/2		Romeo Beccherelli
• Μάθημα αρ. 36: Pipelining 2/2		Romeo Beccherelli
• Μάθημα αρ. 37: Input/Output Organisation 1/2		Romeo Beccherelli
• Μάθημα αρ. 38: Input/Output Organisation 2/2		Romeo Beccherelli
• Μάθημα αρ. 39: Memory System 1/2		Romeo Beccherelli
• Μάθημα αρ. 40: Memory System 2/2		Romeo Beccherelli