Corso Vittorio Emanuele II, 39 - Roma 0669207671

هندسة تكنولوجيات المعلومات والاتصالات (السنة الدراسية 2018/2019) - الهندسة المعلوماتية

Computer architecture and digital system design



التمارين

اختيار حسب العام الدراسي:
Filter by type of exercise:
درس رقم1: Digital Hardware

درس رقم2: Binary Numbers 1/2

-
5  (السنة الدراسية 2018/2019)
5
درس رقم3: Binary Numbers 2/2

درس رقم4: Boolean Algebra

درس رقم5: Logic gates and boolean functions 1/2

درس رقم6: Logic gates and boolean functions 2/2

درس رقم7: Simplification of boolean functions and Karnaugh map

-
5  (السنة الدراسية 2018/2019)
5
درس رقم8: Gate level minimisation

درس رقم9: Combinatorial Circuits 1/3

درس رقم10: Combinatorial Circuits 2/3

درس رقم11: Combinatorial Circuits 3/3

درس رقم12: Synchronous sequential logic 1/3

درس رقم13: Synchronous sequential logic 2/3

درس رقم14: Synchronous sequential logic 3/3

درس رقم15: Synchronous Sequential Logic: Registers and Counters

درس رقم16: Memories

درس رقم17: Programmable Logic Devices

درس رقم18: Design at the register Transfer Logic Level RTL 1/2

-
6  (السنة الدراسية 2018/2019)
6
درس رقم19: Design at the register Transfer Logic Level RTL 2/2

درس رقم20: Design at the register Transfer Logic Level RTL - Examples

درس رقم21: Basic Structure of Computers 1/2

درس رقم22: Basic Structure of Computers 2/2

درس رقم23: Instruction Set Architecture 1/5

درس رقم24: Instruction Set Architecture 2/5

درس رقم25: Instruction Set Architecture 3/5

درس رقم26: Instruction Set Architecture 4/5

درس رقم27: Instruction Set Architecture 5/5

درس رقم28: Basic Input/Output 1/2

درس رقم29: Basic Input/Output 2/2

درس رقم30: Software 1/2

درس رقم31: Software 2/2

درس رقم32: Basic Central Processing Unit 1/3

درس رقم33: Basic Central Processing Unit 2/3

-
7  (السنة الدراسية 2018/2019)
7
درس رقم34: Basic Central Processing Unit 3/3

درس رقم35: Pipelining 1/2

درس رقم36: Pipelining 2/2

درس رقم37: Input/Output Organisation 1/2

درس رقم38: Input/Output Organisation 2/2

درس رقم39: Memory System 1/2

درس رقم40: Memory System 2/2